Vivado下生成及烧写MCS文件
Jtag模式：1、打开OpenHardwareManager2、 ToolsAutoConnect3、TCL输入：write\_cfgmemformatMCSsize128interfaceBPIx16loadbit"up0x0xxx.bit"xxx.mcs4、AddConfigurationM
PCIE XDMA 开发环境搭建以及环路测试
软件版本：VIVADO2017.4操作系统：Ubuntu16.464bit硬件平台：适用米联客ZYNQ系列开发板米联客(MSXBO)论坛：www.osrc.cn(https://www.oschina.net/action/GoToLink?urlhttp%3A%2F%2Fwww.osrc.cn%2F)答疑解惑专栏开通，欢迎大家给我提问
vivado2018.3 与 modelsim联合仿真
我用的是目前最新版本的软件，vivado2018.3与modelsim10.6d。废话不多说，直接上操作1.modelsim编译vivado库 1）双击启动vivado软件，如下图操作 !(https://oscimg.oschina.net/oscnet/6ca921c48f033f0bd0ad34df49d35041fbd.png
vivado 下安装modelsim
安装modelsim下载链接：http://pan.baidu.com/s/1i4vHDbR密码：dksy1.运行modelsimwin6410.4se.exe，安装软件；注意事项：安装路径可自行设置，但不要出现汉字，（本例：D:\\work\\modelsim）2.安装过程中一直选择yes即可，最后reboot（重启）询问选Ye
VIVADO中IO管脚分配 IO PLANING
1.从原理图导出管脚分配文件，这个适用于alteraxilinx的管脚分配2.对于DDR的管脚分配，我们可以在MIGIP配置时，直接在IP核配置中输入管脚分配；!(https://oscimg.oschina.net/oscnet/fcade6b841cdf8c5d9b57b924b94ef74514.png)在这个界面中，如果事先有准备